

Příklady simulace v Simulinku

Jan Přikryl

17. dubna 2013

Změny:

2013/04/07 Opraveno $u(t)$ na $u[n]$, diskrétní signály přepsány na posloupnosti, přidána zmínka o rozdílu mezi **Clock** a **Digital Clock**.


1. Místo úvodu

Pro toto cvičení platí v podstatě totéž, co pro cvičení minulé – většina podkladů je k nalezení ve skriptech [1]. Cílem tohoto cvičení je seznámit se s modelováním jednoduchých dynamických systémů popsaných vnějším a vnitřním popisem.

Pro samostudium doporučuji kapitoly 3.3 (stránky 54–59), a v nich probrané příklady a příklady 5.4 a 5.5 na stranách 103–105.

2. Integrátor a jednotkové zpoždění


Při simulaci spojitých systémů využíváme bloku **Integrator**, jenž, jak jeho název napovídá, integruje vstupní signál v čase. Funkci bloku demonstriuje jednoduché schéma znázorněné na Obrázku 1. Přivedeme-li na vstup integrátoru signál $a(t)$, bude výstup tohoto bloku odpovídat signálu $\int a(\tau)d\tau$, a obráceně: je-li na vstupu $\frac{d}{dt}a(t)$, na výstupu bloku bude $a(t)$.



Obrázek 1: Jednoduchý příklad ukazující funkci integrátoru.

Při simulaci diskrétních systémů pak využíváme bloku **Unit Delay**, jenž vzorkuje vstupní signál

každou celou časovou jednotku simulace a navzorkovanou hodnotu v čase o jednotku zpozdí – to, co jsme přivedli na vstup toto bloku v okamžiku $t = \nu$ nalezneme na výstupu tohoto bloku až v čase $n = \nu + 1$ a tato hodnota bude na výstupu pro všechna $n < \nu + 2$. Funkci bloku demonstruje schéma, znázorněné na Obrázku 2. Přivedeme-li na vstup bloku zpoždění posloupnost $a[n]$, bude výstup tohoto bloku odpovídat členu $a[n - 1]$ této posloupnosti, a obráceně, je-li na vstupu $a[n + 1]$, na výstupu obdržíme $a[n]$.



Obrázek 2: Jednoduchý příklad ukazující funkci bloku **Unit Delay**

3. Diferenciální rovnice


Vytvořme jednoduchý model systému popsaného diferenciální rovnicí prvního rádu

$$y'(t) + a \cdot y(t) = \sin t, \quad y(0) = 1 \quad (1)$$

Celou rovnici nejprve přepíšeme tak, aby na levé straně byla nejvyšší derivace, v tomto případě $y'(t)$,

$$y'(t) = \sin t - a \cdot y(t).$$

Vzhledem k tomu, že rovnice musí platit i při modelování, musí být rozdíl signálu na vstupu, $\sin t$, a signálu $a \cdot y(t)$ roven derivaci $y'(t)$. Průběh $y(t)$ ovšem neznáme – lze jej ale získat pomocí integrátoru z vypočtené derivace, kterou máme na výstupu (pro čas $t = 0$ je derivace sice neznámá, ale výstup integrátoru je v ten okamžik roven počáteční podmínce $y(0) = 1$). Výsledné schéma je na obrázku 3.



Obrázek 3: Simulační schéma pro rovnici (1)

Příklad 3.1 (diferenciální rovnice)

Způsobem, popsaným výše, namodelujte systém, popsaný diferenciální rovnicí třetího rádu

$$y^{(3)}(t) + b \cdot y''(t) + a \cdot y(t) = \cos t. \quad (2)$$

s počátečními podmínkami $y''(0) = -1$, $y'(0) = 1$ a $y(0) = 0$.

4. Diferenční rovnice

Mějme systém popsany diferenční rovnicí


$$y[n-1] + a \cdot y[n] = u[n]. \quad (3)$$

Pamatujte, že posloupnost $y[n]$ nabývá hodnot pouze pro $n \geq 0$ a proto musí být počáteční podmínka $y[-1] = 0$.

Před modelováním si opět rovnici můžeme upravit na

$$y[n] = \frac{1}{a} (u[n] - y[n-1]).$$

a pomocí bloku **Unit Delay** z $y[n]$ vyrobíme $y[n-1]$. Výsledný model pro $u[n] = n$ je na Obrázku 4.



Obrázek 4: Simulační schéma pro rovnici (3)

Poznámka: Zdrojem diskrétního času pro model na Obrázku 4 může být i blok **Digital Clock** – ten má oproti bloku **Clock** tu výhodu, že výstupní signál není interpolovaný, ale typu „vzorkuj a drž“ (anglicky se tomu říká *zero-order hold*, můj překlad může být nepřesný).

Příklad 4.1 (diferenční rovnice)

Zkuste si nyní samostatně namodelovat obdobný systém, popsany rovnicí

$$y[n+1] - a \cdot y[n] = 1[n] \quad (4)$$

s počáteční podmínkou $y[0] = 1$. Hodnotu parametru a volte rovnu 0,95. Zopakujte si to samé pro $y[0] = 0$ a $a = 1,05$.

5. Vnitřní popis systému


Doposud jsme se zabývali modely systémů popsaných vnějším popisem. V některých případech je ovšem lepší použít popis vnitřní. Obrázek 5 ukazuje model diskrétního systému popsáno soustavou

$$\begin{aligned} x_2[n] &= b x_1[n-1] + c x_2[n-1] + u_2 u[n] \\ x_1[n] &= a x_1[n-1] + u_1 u[n] \\ y[n] &= y_1 x_1[n] + y_2 x_2[n] \end{aligned} \quad (5)$$

Poznámka: Vnitřní popis systému soustavou rovnic (5) se liší od standardního popisu, jenž znáte z přednášek – v našem případě je rovnice vývoje stavu systému zapsána jako $\mathbf{x}[n] = \mathbf{M}\mathbf{x}[n-1] + \mathbf{N}\mathbf{u}[n]$ oproti standardní verzi $\mathbf{x}[n+1] = \mathbf{M}\mathbf{x}[n] + \mathbf{N}\mathbf{u}[n]$. Není to příliš standardní forma, ale i s ní se můžete v praxi setkat.


Reference

- [1] Svítek, M., Borka, J., Vlček M.: Modelování systémů a procesů. Učební text Fakulty dopravní ČVUT, vydavatelství ČVUT, Praha, 2001.




Obrázek 5: Model vnitřního popisu systému podle soustavy (5)

A. Výsledné modely



Obrázek 6: Model systému popsaného rovnicí (2)



Obrázek 7: Model systému popsaného rovnicí (4)